Já bych řekl, že situace je složitější. Když si vzpomenuu, jaký byl problém připojit PCIe rozhraní k různým těm RPI a Banana/Orange PI.... a připojit taková rozhraní dvě... Jedno PCI rozhraní na takovém křemíku byl luxus...no tak snad už přišla ta doba, kdy každá laciná čínská PI bude mít dvě PCIe rozhraní...
Ale tady srovnavas univerzalni PCI/PCIe rozhrani se vsema legacy x86 featurama, ktere nemaji ekvivalenty v ARM svete (napr. I/O BAR), s jednoduchym point to point resenim. Ten existujici usb bridge umi jenom NVMe, neumi zadne jine PCIe zarizeni. V podstate se tam neda bavit ze by melo PCIe zbernici, kdyz se to pouziva jen jako transportni tunel.
Videl jsem treba i jednoucelove FPGA reseni, ktere podobne pouzivalo AHCI (nad PCIe), pro pristup k disku skrze klasicky maly 2 portovy radic - kde to simulovalo pamet pro deskriptory a bloky - host nebyl nic podobny PC, namisto toho, aby autor implementoval nativni SATA. A duvod? IP bloky pro PCIe, AXI interconnect a pameti existovali - takze to bylo k naklikani/copypaste, na rozdil od zdlouhave implementace a verifikace noveho (sata) protokolu (pripadna koupe sata IP za nerealny penize vzhledem k projektu nebyla mozna).