Jak uz bylo receno, to se uz nevyplati... Naposledy jsem jel mining na 6x Virtex-6 XC6VLX240T (1 kus FPGA po 2300$), a fully unrolled design se vejde do jednoho Virtexa 2x, mozna kdybych si hodne hral tak ten treti bych tam nacpal taky. Vykon na jedno mining core byl 145 Mhash/s, s rucnim floorplanem jsem to dostal vejs ale bylo to nestabilni, tak jednou do tejdne se to kouslo. Celkovej vykon tak byl cca 1740 Mhash/s. Delal jsem to nekdy zacatkem minulyho roku, to to jeste bylo nejak konkurenceschopny, i kdyz to zralo jak tank.
AMD Radeon HD 6990 za 15000 Kč udělá cca 800 Mhash/s, takže dvě karty za třicet udělaj práci šesti FPGA.
Tudy cesta prostě nevede. Fully unrolled design u FPGA znamena, ze co takt, to hash. Ty cesty v FPGA jsou proste dlooouhy, a tak se neda dostat moc vysoko. Byla jen otazka casu, kdy nekdo vezme fully unrolled design, namnozi ho a udela ASIC. Ona to neni ani nijak velka veda - pozadavky na I/O jsou absolutne mizivy, stacila by snad i seriova linka - za minutu protece od kazdyho jadra doslova par bytu, a jde jen o poradnou rucni optimalizaci a peci aby ve vyslednym ASIC nebyla chyba. Ale sezente ty finance, ktery navrh a vyroba ASIC stoji, i kdyz mate overenej Verilog v ruce. Je to drahy jak svina - milion $ jen za masky, nepocitaje praci, dalsi naklady, moznost chyby atd. To neni zabava pro chudy.
ASIC se pak pohodlne pohybuje v oblasti desitek tisic Mhash/s, nejvyssi ASIC ma 1500000 Mhash/s. A ted mi reknete, proc by se mel jeden patlat s radeonama nebo xilinxama.
9 Odpovědí
3226 Zhlédnutí