2.5G ETH do 10G optiky

[František Ryšánek]

Jaká ale bude podpora u náhodného switche? Kdoví a v tom je právě ten problém.

Já bych tipnul, že to půjde. Pokud SFP modul v SPD EEPROM nabízí SERDES na některé z rychlostí, které switch podporuje. Nejlevnější switche od značek jako je D-Link (a mnohé noname průmyslové) nejsou nijak vybíravé na značku a model transceiveru, a v těch to nejspíš pojede. Stejně jako noname gigové optické SFP transceivery za dvě stovky.

Vemte nejlevnější noname optický gigový transceiver co máte, nebo optický 10gigový, a vražte ho do uvažovaného switche. Chodí?

Marvell 88X3310

-- koukám na něj, ten je vážně hustej.

V dostupném "data briefu" je zmíněno SGMII i SERDES pro užitečná data, a MDIO pro přístup ke konfiguraci = MII registrům. Není tam pinout ani popis registrů, takže těžko říct, jestli to umí I2C nativně. Pokud ne, dá se I2C MSA SPD "EEPROM" + relay MDIO over I2C zařídit externím maličkým MCU. Pokud by nebylo potřeba DDM, tak mohou být MSA data uložená v samostatné klasické sériové I2C NOR flashce (24C02 nebo tak něco).

Zkouším to na linux stroji (redhat 8, kernel 5.14.0). Vypadá to, že exportuje v serdes typ linky, při připojení 100M (využil jsem mikrotik mAP) to vrací SGMII. Při připojení 10G (na druhé straně je nějaká Aruba) to vrací 10GBASE-KR, interface v linuxu zobrazuje správnou rychlost. Jde si s tím také hrát přes ethtool --set-phy-tunable. Očividně linux má podporu.

Co je v tom Linuxu za síťovku? Když jsem se v tom před časem nimral, tak drivery pro Broadcom MAC (tuším tg3) pracovaly s MII PHY pomocí hezky odděleného "phy subsystému" (hrst specifických driverů pro MII PHY čipy), kdežto driver Intel "igb" (MAC) měl pouze interní podporu asi tří starých PHY čipů s MII (převážně starý 10/100/1000 metalický Marvell).

PHY čipy s MII rozhraním jsem viděl Marvell nebo Broadcom, ale asi jsou i další. Bohužel dokumentace PHY čipů na úroveň MII registrů zřejmě často není veřejně dostupná. Narazil jsem třeba na SFP s čipem Broadcom, který v té době Broadcom ani veřejně nezmiňoval.
Což je z hlediska psaní a údržby driverů dost rozdíl proti čipům "MAC+PHY all in one", ke kterým je dokumentace a leze z nich rovnou tupý SERDES nebo 10/100/1000 metalika.

Pozn.: 10GBASE-KR je podle mého prakticky holý SERDES na dvou metalických párech, jinak shodný s 10GBASE optikou.

SERDES je už hotový bitstream užitečných dat, který má svou jmenovitou rychlost. Full duplex, jeden kanál sem, druhý kanál tam. SERDES nese fakt jenom ethernetový payload, nenese žádný inband dorozumívací "režijní kanál" multiplexovaný mezi užitečnými daty. SERDES je už téměř hotová fyzická vrstva - jenom blikat laserem do optického vlákna.

Nějakou režijní inteligenci navíc (=MDIO) má MII a jeho početné potomstvo, což je původně propoj mezi MAC a PHY.

SERDES vs. SGMII/XGMII mohou být podporovány jako dva alternativní styly framingu na sdílených dvou párech (čtyřech pinech) čipů MAC a PHY.

[Reklama]

[r223]

SERDES je už hotový bitstream užitečných dat, který má svou jmenovitou rychlost. Full duplex, jeden kanál sem, druhý kanál tam. SERDES nese fakt jenom ethernetový payload, nenese žádný inband dorozumívací "režijní kanál" multiplexovaný mezi užitečnými daty. SERDES je už téměř hotová fyzická vrstva - jenom blikat laserem do optického vlákna.

Nějakou režijní inteligenci navíc (=MDIO) má MII a jeho početné potomstvo, což je původně propoj mezi MAC a PHY.

SERDES vs. SGMII/XGMII mohou být podporovány jako dva alternativní styly framingu na sdílených dvou párech (čtyřech pinech) čipů MAC a PHY.

No, ani ne, jednak záleží co se serdesem bere, ale PSC/PMA je o něco složitější. Věř mi, dal jsem si s tím už dost práce :-D
Serdes sám o sobě koupíš jak IP na dané technologii (nebo jako hard IP v FPGA). Ale okolo potřebuješ spoustu logiky. Na druhé straně je teď dost populární serdes sdílet mezi aplikacemi (USB 3.0, Ethernet, PCIe, SATA)...

[r223]

 Duplicita

[František Ryšánek]

SERDES je už hotový bitstream užitečných dat, který má svou jmenovitou rychlost. Full duplex, jeden kanál sem, druhý kanál tam. SERDES nese fakt jenom ethernetový payload, nenese žádný inband dorozumívací "režijní kanál" multiplexovaný mezi užitečnými daty. SERDES je už téměř hotová fyzická vrstva - jenom blikat laserem do optického vlákna.

Nějakou režijní inteligenci navíc (=MDIO) má MII a jeho početné potomstvo, což je původně propoj mezi MAC a PHY.

SERDES vs. SGMII/XGMII mohou být podporovány jako dva alternativní styly framingu na sdílených dvou párech (čtyřech pinech) čipů MAC a PHY.

No, ani ne, jednak záleží co se serdesem bere, ale PSC/PMA je o něco složitější. Věř mi, dal jsem si s tím už dost práce :-D

Rád věřím, respect :-)
No jasně, čistý payload se nafoukne o nějaké to 4/5 nebo 8/10 nebo 64/66 a tuším se ještě scrambluje nějakým polynomem... ale pořád je to jenom payload se vcelku pevnou obálkou navíc. Leze to už z výstupu PHY čipu na symetrickém páru. Samotný SFP transceiver je už jenom hloupý opakovač - a i pokud třeba není (protože kupodivu bridguje), tak "Ethernet na BASE-X SERDESu" nemá režijní kanál, kterým by se v takovém chytrohloupém SFP transceiveru dalo šťourat ze strany hostitele (PHY/MAC). Ne v těch podrobnostech, které řeší MII/MDIO.

Serdes sám o sobě koupíš jak IP na dané technologii (nebo jako hard IP v FPGA). Ale okolo potřebuješ spoustu logiky. Na druhé straně je teď dost populární serdes sdílet mezi aplikacemi (USB 3.0, Ethernet, PCIe, SATA)...

Ano - SERDES v obecnějším slova smyslu. Serializer-deserializer. Obsahuje ho každá sběrnice, která bajty nebo slova nepřenáší paralelně (co bit to drát). Říkat tomu posuvný registr nebo UART by bylo jednak staromódní, druhak dnešní SERDES toho umí víc, umí specifická kódování pro různé varianty sběrnic jak jste podrobně zmínil... a ano, dodává se to jako hotové bloky do FPGA, protože kdo by se s tím chtěl kodit od nuly, žejo...
Čímž jsme se poněkud vzdálili od původního tématu (SFP transceiver a PHY čip = ASIC v něm použítý).

[r223]

SERDES je už hotový bitstream užitečných dat, který má svou jmenovitou rychlost. Full duplex, jeden kanál sem, druhý kanál tam. SERDES nese fakt jenom ethernetový payload, nenese žádný inband dorozumívací "režijní kanál" multiplexovaný mezi užitečnými daty. SERDES je už téměř hotová fyzická vrstva - jenom blikat laserem do optického vlákna.

Nějakou režijní inteligenci navíc (=MDIO) má MII a jeho početné potomstvo, což je původně propoj mezi MAC a PHY.

SERDES vs. SGMII/XGMII mohou být podporovány jako dva alternativní styly framingu na sdílených dvou párech (čtyřech pinech) čipů MAC a PHY.

No, ani ne, jednak záleží co se serdesem bere, ale PSC/PMA je o něco složitější. Věř mi, dal jsem si s tím už dost práce :-D

Rád věřím, respect :-)
No jasně, čistý payload se nafoukne o nějaké to 4/5 nebo 8/10 nebo 64/66 a tuším se ještě scrambluje nějakým polynomem... ale pořád je to jenom payload se vcelku pevnou obálkou navíc. Leze to už z výstupu PHY čipu na symetrickém páru. Samotný SFP transceiver je už jenom hloupý opakovač - a i pokud třeba není (protože kupodivu bridguje), tak "Ethernet na BASE-X SERDESu" nemá režijní kanál, kterým by se v takovém chytrohloupém SFP transceiveru dalo šťourat ze strany hostitele (PHY/MAC). Ne v těch podrobnostech, které řeší MII/MDIO.

Serdes sám o sobě koupíš jak IP na dané technologii (nebo jako hard IP v FPGA). Ale okolo potřebuješ spoustu logiky. Na druhé straně je teď dost populární serdes sdílet mezi aplikacemi (USB 3.0, Ethernet, PCIe, SATA)...

Ano - SERDES v obecnějším slova smyslu. Serializer-deserializer. Obsahuje ho každá sběrnice, která bajty nebo slova nepřenáší paralelně (co bit to drát). Říkat tomu posuvný registr nebo UART by bylo jednak staromódní, druhak dnešní SERDES toho umí víc, umí specifická kódování pro různé varianty sběrnic jak jste podrobně zmínil... a ano, dodává se to jako hotové bloky do FPGA, protože kdo by se s tím chtěl kodit od nuly, žejo...
Čímž jsme se poněkud vzdálili od původního tématu (SFP transceiver a PHY čip = ASIC v něm použítý).

Napsat je to jednoduché, ale kmitočtově to nedáte a pak také narazíte na problém obnovy hodin.
Jinak SFP má I2C. Ne starých modulech na tom byla jen eeprom, ale mnoho těch nových je daleko zajímavějších.
Dá se tam třeba nastavovat výkon a měřit přijatý...

[Reklama]

[jjrsk]

Mám zkušenosti, které jsou s tímto v rozporu.

Ono to je jako vse o cene. Zaplatit 40x 15k nebo 40x 0k2 je pomerne zasadni rozdil.

V praci se mi povaluje hromadka "gigovek" a pokud vim, tak ty vetsinou umi i 100 a nektere mozna i 10. 10G typicky umi jen 10G.

...

Nebylo by jednodussi udelat ten propoj na 10G? A na optice? Nevsim sem si, ale nezminujes nikde co hodlas pripojovat, ale jestli je to neco co ma pci-e slot, tak tam snadno a za par susni das 10g sitovku.

Jinak se totiz zcela obecne veci kolem SFPcek chovaji tak, ze mas dve moznosti = bud zaplatis hromadu penez nejakemu dodavateli, ktery ti doda "zarucene funkcni" reseni (tedy pokud mas na obou stranach prave jeho HW) nebo je to loterie, protoze sfpcko ti muze odmitnout jak zcela konkretni hw do kteryho ho das nebo se ti i pres "shodnou" specifikaci nespoji s protistranou.

Trebas u switchu vs vyrobci sfp se to resi bud tak, ze to noname spf se tvari jako jine, "znackove" (cisco). Nebo treba tak, ze po tobe switch chce, abys nastavil, ze ma akceptovat noname sfp (hp/aruba). A ani tak nikde neni receno, ze to pojede.

Ty to komplikujes jeste o level vejs .

[neregistrovany]

je tam PCIe v2