FPGA experimenty - výměna zkušeností

[fpga]

* Hvězdná brána má forum někde jinde - nebo jsem si to aspoň hloupě myslel
* don't you worry about my background
* mhi má taky (jako ten maník s pyHDL) 14 let zkušeností s návrhem ?
* CPLD za pár centů NENÍ jako FPGA za 35 dolarů
* Vivado ma 10GB, neořezané stojí tisíce dolarů a NENÍ jako ISE zdarma

https://www.youtube.com/watch?v=VjYdNIOyRcE&t=2m37s

ještě další užitečný web zde :
https://wiki.trenz-electronic.de/pages/viewpage.action?pageId=10625459

[Reklama]

[Ivan Nový]

* Hvězdná brána má forum někde jinde - nebo jsem si to aspoň hloupě myslel
* don't you worry about my background
* mhi má taky (jako ten maník s pyHDL) 14 let zkušeností s návrhem ?
* CPLD za pár centů NENÍ jako FPGA za 35 dolarů
* Vivado ma 10GB, neořezané stojí tisíce dolarů a NENÍ jako ISE zdarma

https://www.youtube.com/watch?v=VjYdNIOyRcE&t=2m37s

ještě další užitečný web zde :
https://wiki.trenz-electronic.de/pages/viewpage.action?pageId=10625459

Jinak ještě existuje MyHDL a to generuje výstup i do Verilogu i do VHDL, navíc umí do návrhu integrovat i simulace. Viz zde http://www.myhdl.org/

[ACRUX]

Vivado má licenční model stejný jako ISE - základní webpack (malé součástky) lze získat zdarma.
Jinak já bych pro začátek doporučoval nějakou destičku s malým Zynq, přidaná hodnota je veliká. Můžeš si začít zkoušet HDL design, a až pokročíš, tak i dost komplexní věcí - vlastní periferie nebo i cizí IP jádro, jeho ovládání ze SW nebo Linuxu...v podtatě se na tom můžeš učit dalších 10 let...

[mhi_]

* mhi má taky (jako ten maník s pyHDL) 14 let zkušeností s návrhem ?
* CPLD za pár centů NENÍ jako FPGA za 35 dolarů
* Vivado ma 10GB, neořezané stojí tisíce dolarů a NENÍ jako ISE zdarma

Clovece, Vy nechcete poradit, ale ostatnim radit. Mozna by stalo rovnou zacit navrhem primo do kremiku. Mentor Graphics to resi, ve Francii a Walesu je snad posledni evropska fabrika co to umi vyrobit, tak rychle nez ji trh vygumuje.

PS: I s malym kasparkem se da delat velke divadlo. Akorat to neni o lepeni modulu k sobe.

[Ivan Nový]

* mhi má taky (jako ten maník s pyHDL) 14 let zkušeností s návrhem ?
* CPLD za pár centů NENÍ jako FPGA za 35 dolarů
* Vivado ma 10GB, neořezané stojí tisíce dolarů a NENÍ jako ISE zdarma

Clovece, Vy nechcete poradit, ale ostatnim radit. Mozna by stalo rovnou zacit navrhem primo do kremiku. Mentor Graphics to resi, ve Francii a Walesu je snad posledni evropska fabrika co to umi vyrobit, tak rychle nez ji trh vygumuje.

PS: I s malym kasparkem se da delat velke divadlo. Akorat to neni o lepeni modulu k sobe.

A proto technologie z Evropy mizí, není to hraní velkého divadla na plácku v Horní Dolní, ale o co nejrychlejší adaptaci známé hry (trendu). Asi tak, jako když Alexandr Makedonský gordický uzel přesekl mečem. Eleganci návrhu vám nikdo nezaplatí. Navíc evoluční algoritmy ukazují, že lze vyvinout optimálnější varianty, kteréale mají jednu chybu, nejsou pro lidi srozumitelné, nechápou jejich funkci do detailu, jsou mimo množinu obvyklých řešení.

[Reklama]

[Mirek]

* don't you worry about my background

Then I don't care to answer...

Sorry, ale rady tu scháníš ty. Jestli ti mám poradi smysluplně, potřebuji vědět kde jsi teď. Jinak je to jen plýtvání časem. Pa.

[jose_d]

"a jak definuji, v jakém pořadí se ty programy spouští?"

automatem od kol. Mealyho, nebo Moora?

[jose_d]

Jasne, evolucni algoritmus mi navrhne implementaci treba 10gigovyho ethernetu... nevim co beres, ale chci to taky.

Myslím že byla myšlena syntéza, tzn. heuristika (např. EA) se stará o optimalizaci/implementaci designu popsaného v HDL, nikoliv návrh.
Ale pro zacatek je, dle meho nazoru, mozne syntezu povazovat jako blackbox, stejne jako nektere postupy pro vyuku programovani preskakuji strojovy kod a fungovani prekladacu..

[jose_d]

snadno a rychle ?

nooo rychle asi nee, ale;

Každej dvacatej student vš má/měl potřebu o tom psát blog kam postuje materiály za školy. Může se hodit při googlení pojmů.

My jsme se s FPGA učili asi takhle:

1) kombinační obvody definovaný schematem, používání IDE pro návrh a simulačního nástroje pro debug
2) kombinační obvody popsaný v HDL
3) sekvenční obvody popsaný v HDL
4) stavový automaty
5) SoC typu ***blaze a spol.
6) úpravy existujícího jednoduch. CPU
7) návrh existujícího jednoduch. CPU

Ohledně teorie, hodit se do začátku bude:
* představa o fungování logických obvodů - tj. analogařina tě trápit nemusí ale měl bys mít celkem konkrétní představu o 1/0 kombinační/sekvenční logice
* stavové automaty - tím to celý rozhýbeš

Jedna věc co tady (snad?) nepadla - určitě budeš potřebovat nějaký nástroj pro simulaci, což je způsob jak v HW světě hledat boty v tvém kódu.. My jsme používali ModelSim a ono vlastně, kromě motivace , hw board pro výuku nepotřebuješ, kód si můžeš v klidu vyvíjet a spuštět v simulátoru.. akorát ona blikající LED vypadá líp než pulsující graf výstupu v ModelSimu, to jo.