Zobrazit příspěvky

Tato sekce Vám umožňuje zobrazit všechny příspěvky tohoto uživatele. Prosím uvědomte si, že můžete vidět příspěvky pouze z oblastí Vám přístupných.


Příspěvky - RDa

Stran: 1 2 [3] 4 5 ... 101
31
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 22:46:33 »
RDa:To, co Ti nedochází, je, že z jističe se stává v okamžiku, kdy vybaví, zátěž.
(Proč tomu tak je tu vysvětlovat teoreticky radioing) A tu zátěž musí zdroj utáhnout, jinak prostě jistič nevybaví. V případě zkratu máš během vybavování mezi póly jističe napětí zdroje, neboť to je jediný odpor v obvodu  (přesněji o řády větší odpor než všechny ostatní v obvodu). Proto jistič nepotřebuje nulu: v okamžiku vybavení je nulou druhý pól jističe. Tedy jistič MÁ K DISPOZICI NAPĚTÍ ZDROJE.

Toto napětí zdroje definuje proud protékající přes jistič v okamžiku vybavování. A pokud není toto napětí dost velké, tak jistič nemá sílu překonat pružinu. Na to, popsat, co se v takovém případě děje, už si netroufám - pravděpodobně tam bude oscilovat pružina, tím i oscilovat protékající proud (jak se bude měnit energie odebíraná z magnetického pole a tím i impendance cívky), ten protékající proud ale může být v krátkých časových intervalech podstatně větší, než jaký je jmenovitý proud jističe.

Ale z toho, že jistič je v okamžiku vybavování zátěží, je zcela patrné, že napětí v obvodu má na funkci jističe vliv.

Vy jste pouziti jistice zredukoval na pripad zkratu na jeho vystupni svorce. Kde jste nechal vodice??

Jeste jednou - 1A jistic ma 1.4ohm odpor, jeho provozni ztrata je 1.4W. V pripade ze ho zapojite na provozni napeti (treba 230V), tak tam vasim naivnim pristupem potece co? 230 / 1.4 = 164A ? A jistic bude vykazovat spotrebu 164*230 = 37.72 kW ? Jestli tohle je to, jak si predstavujete funkci jistice.. tak je mi vas lito.

32
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 16. 10. 2021, 22:22:56 »
BTW, co je zač AXI ? Nějaká lokální sběrnice / privátní adresní prostor, typický pro Xilinx FPGA?

AXI je point-to-point spojeni, neco jako "ISA" zbernice z PC.. v PIO rezimu. Adresa, Operace, data, data, data, data.

Je to typicky pro ARM:
https://developer.arm.com/documentation/102202/0200/What-is-AMBA--and-why-use-it-

33
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 16. 10. 2021, 22:05:11 »
Xilinx má například dostupné IP pro PCIe/AXI bridge včetně příkladů pro linux, které lze použít jako základ a na nich rychle polepit (většinou) funkční řešení. Nejsem si jist současnou licenční politikou, ale bývaly zadarmo malé a střední FPGA. HLS v neplacených verzích není, takže jen VHDL/Verilog.

Veskere relevantni jadra (pcie,axi,dma) jsou zdarma. Omezeni je jen na strane "prekladace", ze free verze nepreklada pro velka pole, ale jen pro mensi hracky. Pak existuje jeste cesta pouziti devkitu ke kteremu prijde device-locked licence pro rekneme stredne velke FPGA, ale clovek je omezen jen na ten model cipu.

Celkove to xilinxovo dma nedosahuje optimalniho vytizeni zbernice, takze my jsme si napsali vlastni jadro nad tim low-level hardblokem. A ano - je k mani pro zajemce (komercne). Kdyz uz clovek jede do FPGA, tak chce z toho vyzdimat i posledni kapku vykonu.

Samozrejme, kdyz mate moc penez na rozhazovani a malo casu.. HLS je taky moznost.

34
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 21:52:38 »
Pořád mluvíš o serii, serii, ale chápeš, že když tam máš připojenou zátěž (R), že tím jističem možná nikdy neproteče dost, aby ti odbavil? Jednak ta připojená zátěž (R) omezuje proud a jednak to prostě ten malý zdrojík třeba nedá?

Poruchovy proud rozhodne netece skrze standardni zatez. Si zkus zkratovat vyvody zarovy.. tece proud skrze zarovku?

Jestli zdroj neda ten poruchovy proud a zmuze se leda na nominalni provozni, tak funguje sam v roli ochrany. K tomu nepotrebujes pak jistic, je to totiz mekky zdroj s proudovym resp. vykonovym omezenim.

Pro domaci ukol mas tady priklad:

Mejme jistice 1A, s typickym odporem 1.4 ohm, provozni ztratou 1.4W. Vypinat bude u 3-5 In (typ B), ampersekundovou charakteristiku si dohledej.

Zapojis je do dvou systemu - jeden sitovej, s 220VAC s 220W zarovkou (taky 1A), druhy pak na 12V autobaterii a 12W zarovkou (taky 1A). Poruchu muzes simulovat pripojenim dalsich 4 zarovek k zatezi, aby poruchovy proud byl petinasobek provozniho. Rekneme ze se jedna o jisteni rozvodu pro osvetleni, do ktereho nejaky hnup pripojil vice nez je povoleno.

Ted me prosim vysvetli mechanismus (ne-)odbaveni jistice v jednom a druhem obvodu, jestli jsi presvedcen o tom, ze tedy napeti hraje nejakou roli.

35
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 21:19:51 »
Taky mám pocit, že nerozumíš seriovému zapojení. Seriové zapojení znamená, že máš ke zdroji připojenou zátěž R, která je prostě vždy nějak velká. Pořád mluvíš o serii, serii, ale chápeš, že když tam máš připojenou zátěž (R), že tím jističem možná nikdy neproteče dost, aby ti odbavil?

Asi netusis co znamena zapojeni do serie, kdyz tady pises o nejake zatezi R, ktera je defakto ke zdroji pripojena paralelne.
Mel by sis ujasnit ze se celou dobu bavime o JISTICI, zatez nas nezajima.

Se do svych kecu zamotal jako ceska vlada :)

36
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 19:23:42 »
tak vypne při 4 In.
Co je to za tu jednotku In? Půvidnějsem   myslel že je to logaritmus, ale pismenko je i.
 Tipuji Nějaký proud I s označením n, něco jako normální proud.

NOMINALNI, hodnota, na kterou je ochrana navrzena. V jinem kontextu se to oznacuje (nom) nebo (typ).

37
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 19:22:34 »
protoze plati P=I*I*R

A víš, jak je tento vzorec odvozený?
Je to z ohmova zákona, protože U = I x R
Tedy základní vzorec P = U x I vezmu, provedu substituci (nahradím U) a získám P = (I x R) x I
Možná ti to z toho není zřejmé, ale správně poukazuješ na to, že mám pravdu.
Proto se ti jistič na 230V nebude na 12V nebo 0.5V při proudu 100A nebude chovat stejně.

Jak uz bylo zmineno v nekterem z predchozich komentaru, jistic je zapojen v SERII a o existenci provozniho napeti nema nejmensi tuseni. To provozni napeti o kterem se bavis tady je 230V nebo 12V, je napeti mezi svorkou jistice a referencni zemi - ktera ale k jistici neni pripojena.

Znova: P v tom vzorci byl vykon potrebny na aktivaci rozepnuti jistice - a ten souvisi jen s proudem skrz jistic na druhou, krat vnitrni odpor jistice. Takove to U=I.R je ubytek napeti na jistici, a o tuto hodnotu je ponizeno napajeci napeti spotrebice za jisticem.

Doporucuji si nejaky jistic promerit, at mas hrubou predstavu o radech, ve kterych se veskere parametry nachazi.

38
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 13:24:12 »
Sila je zavisla len na prude ktory vodicom elektromagnetu preteka.

Do výkonného procesoru (TDP 95W) teče 100A - klidně i víc. Do magnetu na smeťáku (a kabely jsou silné jako můj prst), takového toho na zdvihání aut, teče taky 100A. Takže když k CPU přidám cívku, budu tím moc zvedat auta?  :o :o ...když myslíš.

V pripade pojistky, procesoru i magnetu je akcnim elementem neco co ma svuj vlastni odpor ktery je rekneme konstantni (zjednodusme to, a ignorujme kapacitni, induktivni a dynamicke vlastnosti).

Proto staci, aby vnejsim zasahem bylo zaruceno aby skrze tento "blackbox" pretekal urcity proud - a ukon, ktery vyzaduje definovanou energii bude pak uspesne proveden.

A ted si uvedom, ze onen odpor u vsech trech prikladu je drasticky jinej - takze 1A ve vysledku vykona zcela jinou praci.

(vidis ze jsem napeti ani nemusel zminit, aby veci fungovali ... protoze plati P=I*I*R)

39
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 15. 10. 2021, 22:45:23 »
Toz nevim, zda absolutni ignorace architektury bude fungovat i v tomto pripade, kdyz vidim programatory co netusi jak pocitac funguje tak to je velky spatny :)

40
A jak tu nekdo psal ze Bc vypovida o tom ze nedokaze ten clovek nic dokoncit, tak ja si myslim ze dulezitejsi vlastnost je se na neco vykaslat
Jo, po někom takovém Google nebo NASA hned skočí :)

Haha, tak ano - Google je expert na sluzby s kratkym polocasem rozpadu. A NASA uz taky outsourcuje jak o zivot :)

41
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 15. 10. 2021, 11:41:32 »
...je potřeba, aby FPGA ten 32MB "balík" vidělo naráz? Jako že data uvnitř toho bloku spolu souvisí a jsou potřeba ke zpracování? Protože pro efektivní PCI-e DMA přenos by stačil mnohem menší blok, střelím od boku třeba 1 kB...

BTW OT: ten expanzní konektor na kartách, to je FMC bus? Jako tady? Jasně, pro Vaše potřeby irelevantní...

PCIe je efektivni uz pri naplneni Max Payload - tj. 128B pri desktop, 256B pri server zeleze (nyni to ma amd i v desktopu).

Ale z pohledu OS a aplikace, je optimalni velikost bloku "nekonecna" (tedy prakticky omnoho vyssi nez hw optimum) - protoze je nutno provest preklad na fyzicke adresy, zajistit ze se data neodswapuji a jine pausalni ukony v OS, per blok. Delat to po vlastni ose prinese jiste vykon, ale pro laiky je snazsi pouzit neco klikaciho a hotoveho, i za ztratu deset - dvacet procent vykonu.

Jo, vypada to jako FMC, ale neni jiste ktera varianta (LPC,HPC) a kolik a jak rychlych seriovych linek to ma.

42
Windows a jiné systémy / Re:Apple M1 - unzip = kernel panic
« kdy: 15. 10. 2021, 00:05:37 »
Hm, když výstup pošlu do /dev/null, tak to celé proběhne bez pádu, takže na RAMku to nevypadá.

Jestli to zalezi na power/thermals, tak bych to zkusil porovnat mezi napajenim z baterky vs AC adapter.. minimalne to udela rozdil v power profile (jestli jsi to do toho nerejpal uz..)

Ale kdyby to melo padat pri vetsi zatezi, tak bys to videl i jinde, nez jen u unzipu. Apropo.. komprese zipem vzdy je ok?

43
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 14. 10. 2021, 23:52:20 »
Na tyhle maly veci jsem v poslednim zarizeni pouzil eFuse od TI. Jde to pomerne dobre konfigurovat co se tyce limitu casu, opakovani a tak.. ale chce to mit zdroj ktery dokaze dodat alespon chvili ten nadlimitni proud, aby to davalo smysl. Jako cenove to je nekde jinde.. ale je to solid-state reseni, ktere necmoudi a je resetovatelne (nevolatilni.. takze staci vypnout/zapnout :)

44
Jsem asi stara skola, ale lidi s Bc only pusobi jako predcasny vystrik. Je to celkem spolehlivy indikator toho, ze ten clovek nema naturu cokoliv dokoncit - a bude to jenom dalsi sberatel zarezu na linkedin. Takove tu nechceme :P

45
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 14. 10. 2021, 19:13:33 »
Ke vsemu existuji generatory od vyrobcu, pripadne 3rd party IP jadra. Neni to uber-optimalni, ale pokud nejsi narocny tak to staci.

Vetsina "API" je asynchronni, neco tam cpes jednim koncem a o nahodnou casovou prodlevu ti pada vysledek druhym koncem. Pak zalezi zda dane jadro umi zpracovat vicero veci naraz, nebo ne. Vetsinou ano.

Se podivej do dokumentace prece, ma to jen par tisic stran k tomu co potrebujes :-)


Stran: 1 2 [3] 4 5 ... 101