Zobrazit příspěvky

Tato sekce Vám umožňuje zobrazit všechny příspěvky tohoto uživatele. Prosím uvědomte si, že můžete vidět příspěvky pouze z oblastí Vám přístupných.


Příspěvky - radioing

Stran: [1] 2 3 4
1
Studium a uplatnění / Re:Plat embedded programátora po škole
« kdy: 06. 05. 2022, 21:31:07 »
Jakou výši platu lze očekávat, můžeš zjistit na jobs.cz. V korporátech, které jsi uvedl, se přijímací pohovory povětšinou vedou dvoukolově. První kolo je taková oťukávačka, zda to, co jsi uvedl v CV, zhruba sedí (na čem jsi dělal, co umíš, co bys chtěl dělat, v Ag), v druhém kole už se pobavíš se svým budoucím šéfem (ale to nejspíš i v prvním kole) a dostaneš nabídku - pracovní pozici a peníze, které odrážejí to, co sis řekl, plus možnosti firmy. Tady je potřeba říct, že tyhle korporáty jedou na tabulky, tzn., že pro danou pozici a zařazení existuje nějaký grade, jehož platové rozpětí je pevně stanovené a překročit horní limit je téměř nemožné - musel bys být zázračné dítě a ve firmě by tě moc moc a hned teď potřebovali. Ale to se nestává, neboť na moc moc a teď potřebovat jsou tu agenturní pracovníci. Tebe (podle CV) a tvůj grade ještě povětšinou schvaluje mateřská firma.
Počítej s tím, že těsně po škole budeš junior, i kdyby jsi při škole makal tři roky v CERNu. Když si řekneš moc málo, dostaneš dolní limit, když budeš v rozsahu, dostaneš přesně to, co sis řekl, když to přepískneš jen trochu, nabídnou ti maximum, když to přepískneš moc, tak vzhledem k pozici juniora hrozí, že druhé kolo nebude, v pozici seniora nebo team leadera se dá nějaká ta tisícovka přihodit. Faktem je, že pokud budeš průměrný zaměstnanec, tak jestliže sis řekl málo, budeš rok co rok dostávat přidáno o něco více než ten, co je na druhém konci rozpětí - po pár letech na tom můžete být zhruba stejně.
Neznám aktuální přesná čísla (a v každé firmě je to trochu jinak - podle finanční kondice, výhledu atd.), ale pokud máš dobré CV a pohovor vypadal pozitivně, nebál bych se si říct 60 kKč (Pha, výše uvedené korporáty). Můžeš zkusit i těch 70, jak tu někdo píše, ale to ti téměř jistě jako nástupák nehrozí. Pozice hodně zkušeného senior embedded je tak někde kolem 80, 85, a pokud bys moc kamarádil s Linuxem, tak i trochu více. Prostě je to korporát embedded, a i když se věci za posledních pár let trochu pohnuly, tak javisti jsou furt někde vpředu na 6ciferných číslech.

2
Studium a uplatnění / Re:Založení OSVČ v ČR
« kdy: 23. 02. 2022, 13:06:44 »
Pokud vím, tak v ČR neexistuje žádná právní úprava předepisující povinnost OSVČ mít zřízený tuzemský and/or podnikatelský účet nebo vůbec nějaký účet mít (za určitých podmínek - strop výše platby v hotovosti, DPH,...).
Můžete mít soukromý zahraniční účet a fakturovat na něj, jen je třeba počítat s tím, že finanční správa po vás může požadovat výpis - doložení platby - při kontrole. Taktéž pokud budete plátcem DPH, máte povinnost číslo účtu zveřejnit. Dále pokud budete chtít od banky půjčit, tak třeba na soukromý účet peníze neposílají. Případně můžete používáním účtu k podnikání na území jiného státu porušit pravidla ve smlouvě s bankou atd. Zkrátka je třeba zvážit pozitiva a negativa všech variant a podle toho se zařídit.

3
Bazar / Re:Koupím Raspberry Pi 4
« kdy: 06. 02. 2022, 09:59:18 »
Stejne tak jdou informace, ze ~$35 je neudrzitelna prave z duvodu mnozstvi komercnich projektu postavenych na 4B.
Proč? Snad naopak, čím víc lidí to kupuje, tím větší mají úspory z rozsahu a jednotková cena tak bude nižší, ne?
To by platilo v případě, že můžete trh zaplavit "libovolným  množstvím" 4B. Ale bohužel, nejsou součástky. Vím o firmě v ČR, co si do výrobku strčila RPi, a teď si rvou vlasy, že sáhly po 4B, a klidně by za ně dali $100, kdyby byly. A teď co s tím, přejít na trojku nebo jiný SBC? A takových je po světě asi dost.
Podívejte se, co se děje ve světě součástek poslední minimálně rok - nejen že nejsou IC, ale už ani diskrétní prvky (třeba teď nám chybí CoolMOSy) a ani pasiva (elyty musíme kupovat "čínské" i za cenu, že je budeme za rok vyměňovat). Firmy kupují eval. boardy, aby z nich vykuchaly součástky do svých výrobků, a klidně jdou i do reballingu BGAček. Navíc se na trhu objevili překupníci, kteří, kdo ví jak a kde, skupují nedostatkové komponenty a nabízí je za násobné ceny (> x10 není žádná výjimka). A jsou zákazníci, co to od nich kupují, neboť jim stojí na skladě výrobky za tisíce euro/ks.

4
Bazar / Re:Koupím Raspberry Pi 4
« kdy: 05. 02. 2022, 21:42:09 »
Tak Rpi4B je beznadejne vyprodane, pokud tedy nekdo nechce riskovat na Ali apod.
Podle vyjadreni z konce minuleho roku, kdy jeste bylo mozne tu a tam nejakou tu malinu nalezt (treba RPi shop mel par ks tak tri tydny pred Vanocemi), se mely 4B objevit nekdy na konci 1Q/22, nicmene potize s vyrobou 4B se ocekavaji az do konce Q4/22, resp Q1/23. Zakulisni informace dokonce hovori o tom, ze linky <=44 nm jsou minimalne pro letosek i pristi rok totalne vyprodane, cimzto 4B jsou mimo hru. A pokud se nahodou preci jen nejaka ta serie letos podari vyrobit, budou mit prednost komercni projekty (nekteri prodejci to verejne anoncuji). Nadnarodni distributori (Farnell, Mouser,...) z techto duvodu odsunuly terminy dodani nekam do Q1/23, ale s tim, ze se poslednich par tydnu termin stale posouva. Stejne tak jdou informace, ze ~$35 je neudrzitelna prave z duvodu mnozstvi komercnich projektu postavenych na 4B.

5
Hardware / Re:Přesnost Arduino váhového senzoru
« kdy: 04. 12. 2021, 20:16:43 »
0.001g váhy se běžně prodávají za pár korun. Neviděl bych v tom takovej problém.
Nojo, když oni si ti Číňani furt pletou přesnost s rozlišením...

6
Vývoj / Re:GCC optimalizace pro různé ISA
« kdy: 26. 10. 2021, 20:21:36 »
Jinak pokud jde o postupne tahani "konstant z pole", co treba pouzit spojeni enum a __COUNTER__:
Kód: [Vybrat]
#include <stdio.h>

enum {
    OPC0 = 0,
    OPC1 = 10,
    OPC2 = 20,
    OPC3 = 30,
    OPC4 = 40
};

#define CONCAT(a, b) a##b
#define CONCATW(a, b) CONCAT(a, b)
#define GETNEXTOPC  CONCATW( OPC, __COUNTER__ )

int main()
{
    int opc = GETNEXTOPC;
    printf("%d\n", opc);
    opc = GETNEXTOPC;
    printf("%d\n", opc);
    opc = GETNEXTOPC;
    printf("%d\n", opc);
    opc = GETNEXTOPC;
    printf("%d\n", opc);
    opc = GETNEXTOPC;
    printf("%d\n", opc);
    return 0;
}
s vysledkem
Kód: [Vybrat]
0
10
20
30
40

7
Vývoj / Re:GCC optimalizace pro různé ISA
« kdy: 26. 10. 2021, 18:49:12 »
cpulelpers.c:#define  instr_get_opcbyte()  (++n_opcode, (n_opcode == 1) ? OPCODE_BYTE_1 : FAILURE)
C makroprocessor jen nahrazuje detekovana makra v textu jejich expanzi, takze pri expanzi makra instr_get_opcbyte() je pro nej vse az k OPCODE_BYTE_1 text, ktery kopiruje, OPCODE_BYTE_1 expanduje na 0xnn, pak zase kopiruje (" : "), a nakonec expanze FAILURE. To az kompilator bere v potaz n_opcode = 0 a optimalizuje kod.
Ale asi presne nerozumim vasemu dotazu a ceho presne chcete dosahnout.

8
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 17. 10. 2021, 23:10:03 »
CORDIC se dá například v Simulinku plácnout jako low level Xilinx blok. Implementaci vlastní "optimalizované" HLS funkce pomocí tohoto bloku jste nezkoušeli, nebo to dopadlo také mizerně?
Nejprve se nasadil wrapnutý IP core, a jelikož zbylo trochu času, tak ve finále design from scratch.

9
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 17. 10. 2021, 20:48:51 »
Příklad z praxe - jistá nechutná ale primitivní matematická funkce.
Dík za info. Je možné ještě dodat, jaká matematická funkce to byla?
Ale jo, atan2(y, x) v převodu z kart. do polárních souřadnic někde uprostřed výpočtů.
Výsledná "ruční" implementace šla samozřejmě přes CORDIC. Původní HLS implementace podle zběžné analýzy CORDIC také nějak používala, ale byla obklopena spoustou smetí, na kterém si optimalizátor vylámal zuby a skončilo to, jak jsem psal. Došli jsme k závěru, že rozsah implementace byl způsoben univerzalitou a předpokladem argumentů větší šířky, kdy v implementaci stále zůstávaly takové konstrukty, jako if (y == 0) then result = 0; if (y/x) << 1 then result = y/x *(1 - LUT(..)) atp.
Že právě toto bude kandidát na blok ve VHDL bylo jasné od počátku, ale také nás zajímalo, jak se s tím překlad popere.

10
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 17. 10. 2021, 13:49:34 »
Mimochodem máte s HLS nějaké hlubší zkušenosti z pohledu srovnání s vlastním "optimálním" řešením? Myslím tím spíše aplikace jako zpracování signálu.

Ano, ušetří to spoustu práce. Běžně to používáme na processing, který by se ve VHDL psal neakceptovatelně dlouho. Hraje se na to, že vybrané FPGA (třeba Zynq, Ultrascale,...) je už při designu hw vybráno tak velké, že se to tam v pohodě vejde a max clk je stále nad požadavkem (špatné to začne být, když si zákazník začne následně přidávat další náročnější funkcionality).
Psaní v HLS bych pocitově asi přirovnal k tomu, jak se v C snažíte psát optimálně pro 8-bit MCU. Tj. znáte architekturu MCU (registry, ISA, způsoby adresace) a zápisem algoritmu jdete architektuře naproti. Někdy to moc nejde, ale slušný překladač si s tím docela poradí a optimalizuje. Na čem to dojíždí v FPGA, jsou především dvě věci - složitější matematické operace (tady se překladači blbě vysvětluje, že stačí pouze ta a ta přesnost a třeba jen v nějakém oboru hodnot) a opakování bloků při paralelizaci apod. (tu mírnou neefektivitu, co odpustíte jednomu bloku v HLS, už snášíte se skřípěním zubů, když se ten blok použije 128krát).
Příklad z praxe - jistá nechutná ale primitivní matematická funkce. HLS vedlo k použití vyššího počtu stovek CLB + nějaká ta BRAM s variabilní latecí vstup/výstup v rozsahu do asi 100 Tclk. Při ručním návrhu v VHDL/RTL s přihlédnutím k tomu, že následné DSP core v dalším zpracování jsou stejně 18bitové a nám stačí 16bitová přesnost, se blok redukoval na necelých 40 CLB s fixní latencí 19 Tclk.

11
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 17. 10. 2021, 10:42:24 »

Ano, to napětí bude určitě malé, a proto jsem přesvědčen, že jistič vybaví dostatečný proud i při napětí zdroje 12 V. Nicméně pokud výrobce provoz na tomto napětí negarantuje (např. nemůže zaručit ostatní parametry, lepení kontaktů při větším V DC,...), tak bych ho samozřejmě nepoužil (nehledě na to, že požadovaných 12 V/2 A vede spíše na nějaký systém elektronické ochrany + např. sekundární jištění pojistkou, pokud to parametry zdroje dovolí).
Tu analogii s relé jsem uvedl z důvodu, že na něm to lze dobře demonstrovat, existují normy, podle kterých se tato vlastnost měří (IEC62271-100), a navíc já nejsem s jističi natolik familiérní, jako s relé a DC kontaktory (proto jsem se ani nepouštěl do odhadu potřebného špičkového okamžitého příkonu cívky jističe v době překlápění kotvy/kontaktu a tomu odpovídajícímu napětí na svorkách jističe (ale určitě bude výrazně menší než těch systémových 12 V, co se tu řeší).
Pokud je pro vás dostatečná analogie s relé, tak vytahovat osciloskop nemusíte, našel jsem pěkné obrázky třeba tady: https://www.te.com/usa-en/products/relays-contactors-switches/relays/intersection/coil-drive-relay-contactor-performance.html?tab=pgp-story

12
Hardware / Re:Ochrana proti zkratu 12V/2A
« kdy: 16. 10. 2021, 16:57:22 »
Tyhlety diskuze na rootu, které sklouznou k hw, jsou vždycky výživné.
Takže takhle:
Je sice hezké popisovat elektromagnet pomocí Ampérova zákona, ale ten platí pouze pro stacionární elektromagnetické pole.
Jakmile ale po elektromagnetu chceme, aby konal nějakou práci - např. pohyb předmětu, třeba přitažení kotvy relé - je evidentní, že jeho pole v době pohybu té kotvy bude nestacionární což naprosto NELZE ignorovat. Tady AZ nestačí a musíme se posunout k panu Maxwellovi a jeho teorii popisu dynamického elmag. pole. A tím se dostáváme do vš. studenty neoblíbených oblastí elektromagnetismu - oblasti dynamických dějů s nelineárními prvky, kdy teoretické výpočty moc rádi linearizujeme nebo dokonce nahrazujeme počítačovými simulacemi.
Položme si otázku, kde se bere ta energie, která dokáže změnit polohu kotvy relé, a vykonat tak mech. práci (W = F.s), když už jsem s tím relé začal. V podstatě jsou dvě možnosti. Buď se odebere z magnetického pole vybudovaného v okolí elektromagnetu, nebo z napájecího zdroje elektromagnetu. Při teoretické analýze děje se ukáže, že obojí je správně - kotva bere energii z (prostřednictvím) elektromagnetického pole, které zase vytváří elektromagnet, který musí energii odebrat z napájecího zdroje. No ale co když bude elektromagnet tvořit ideální cívka se svorkovým napětím 0 V a nenulovým proudem? No a tady je ta "zrada".
Jakmile se totiž začne spotřebovávat energie na pohyb kotvy, zjistíme, že na svorkách elektromagnetu není připojena ideální cívka, ale něco složitějšího. V prvním hrubém přiblížení bude náhradní obvod elektromagnetu tvořen sériovou kombinací cívky (modelující řekněme převážně onu ideální cívku elektromagnetu) a časově proměnného odporu, modelujícím převážně výkon, který se musel spotřebovávat na vykonání pohybu kotvy (ještě tam bude napěťový zdroj, ale pro jednoduchost ho nechme stranou). Odpor se v čase mění a jakmile se kotva přitáhne a přestane se pohybovat, velikost odporu klesne zpět k nule.
No a to je ten důvod, proč PetrM trval na existenci napětí k tomu, aby se jistič bezpečně rozepnul. Po krátký časový okamžik, kdy elektromagnet koná práci, je třeba mít na svorkách elektromagnetu dostatečné napětí, aby ji bylo možné vykonat (musíme překonat vzniklý odpor v náhradním schématu a udržet dostatečný proud, aby vzniklá síla dokázala překlopit kontakt v jističi). Jinak by se taky mohlo stát, že se nám kontakt mechanicky rozkmitá a za chvíli bude po něm. To se řeší mechanickou hysterezí, kdy po odlepení kontaktu již kotva odebrala dostatečnou energii na to, aby dokončila překlopení kontaktu (řešení s pružinou apod.). Můžeme spekulovat o velikosti onoho odporu, extrémním zjednodušení náhr. obvodu (já vím) a potažmo potřebném napětí, ale výrobce jističe si toto hlídá a zná tuto hodnotu přesně (jde o život), a pro ss. jističe na malé napětí se samozřejmě snaží potřebné napětí minimalizovat.
Pokud tomu stále nevěříte, doporučují vytáhnout dvoukanálový osciloskop a změřit si průběhy napětí a proudu na svorkách relé v okamžiku sepnutí. To by jako důkaz mohlo stačit. Pokud použijete spínač blízký ideálnímu, bude napětí na cívce relé skokovou změnou mezi 0 V a nap. napětím spínače. Teorie lineárních obvodů říká, že proud by měl monotónně růst od 0 až k nějaké limitní hodnotě, dané ss. odporem cívky (holt nemáme ideální cívku). Pokud se ale podíváte na průběh proudu v okamžiku, kdy se kotva začne pohybovat a než dosedne do nové stabilní pozice, zjistíte, že proud v tomto časovém intervalu viditelně poklesl. A to právě po dobu existence ekvivalentního sériového odporu vyjadřujícího práci odebranou na pohyb kotvy. Kdo nemá osciloskop, viz google, snad to někde bude nasnímané.
Mimochodem, pokud tento okamžik poklesu proudu je příliš dlouhý nebo zvlněný, není to dobře navržené relé - staří pardi, co ještě pamatují ověřování kvality relé touto metodou, vědí.

13
Vývoj / Re:FPGA s Verilog na PCIe kartě
« kdy: 15. 10. 2021, 12:47:49 »
Potřebuji do FPGA dostat blok o velikosti ~32MB, zpracovat ho, dostat ho zpátky do RAM.
Ideální tak zpracovat 20 až 30 takových bloků za vteřinu.
...

Jakožto člověk, který měl to štěstí, že se FPGA už nějaký ten rok zabývá (a třeba teď mně jeden z v diskuzi výše zmíněných SoC ARM + PL zrovna leží na stole), vám mohu dát pouze jednu radu:
Dokud svůj algoritmus, který chcete do FPGA dostat, do poslední mrtě neodkryjete a neprodiskutujete s někým, kdo FPGA skutečně rozumí a dělá s nimi, tak jsou jakékoliv úvahy o PCIe kartách, velikostech FPGA, velikostech paměti, požadovaných přenosových rychlostech atp. bezpředmětné. Ono se totiž může stát (jak už tu někdo psal), že algoritmus bude pro implementaci nevhodný (a to třeba ani ne z důvodu, že by se tam nedal nacpat, ale rychlost, cena,...). Jako jo, v těch nejlepších FPGA můžete mít třeba desítky floating-pointových jednotek s jednoúčelovým mikrořadičem vedle sebe a I/O konektivitu v řádu desítek Gb/s, ale ty náklady (jak na hw, tak hlavně na vývoj).

14
Odkladiště / Re:Počítač bez integrovaných obvodů
« kdy: 08. 10. 2021, 20:39:44 »
Ten clovek je blazen ;-) jeho serie o 6502 a ty miliony dratku na breadboardech, proste uzasny. Vratil jsem se do mladi a mych zacatku s pocitaci ( je to k nevire ale i po 30ti letech kdy to nepotrebuj si pamatuji opcode nekterych instrukci 6502 ).

Kdysi jsem měl studenta, co přinesl prototyp diplomky s 8031 (takže registr, EPROM venku, SRAM venku, displej atd.) na tom největším nepájivém kontaktním poli, co v GME měli (snad 25 x 25 cm). Měl tam tolik drátových propojek univerzálním zeleným zvonkodrátem, že nebylo místy vidět to pole. Vše pěkně v pravých úhlech, někde i 5, 6 vrstev na sobě. Nosil to v krabici od bonboniéry vložené mezi skripta v kabele a světe div se, ono mu to chodilo. Až jednou po tlačenici v 143...

174, 0, 4
208, 3
206, 1, 4
206, 0, 4

15
Hardware / Re:Je tento USB-C kabel v něčem lepší(jiný)?
« kdy: 08. 10. 2021, 17:15:08 »
Problém s USB-C kabely spočívá v tom, že tu máme standard USB-C nějakých 7 let a během této doby se standard USB několikrát revidoval:
USB-3.1:
USB-3.1 Gen1 (5 Gb/s, jeden pár dif. vodičů pro TX, jedne pro RX)
USB-3.1 Gen2 (10 Gb/s, stále pouze 2 x 1 pár)
USB-3.2:
USB-3.2 Gen1x1 = USB-3.1 Gen1 = USB-3.0
USB-3.2 Gen2x1 = USB-3.1 Gen2
USB-3.2 Gen1x2 (10 Gb/s, 2 x 2 páry, kódování z Gen1, tj. stále 5 Gb/s na pár)
USB-3.2 Gen2x2 (20 Gb/s, 2 x 2 páry, kódování z Gen2, tj. 10 Gb/s na pár)
USB-4:
USB-4 Gen 2 (x1, x2) 10 Gb/s na pár, jeden nebo 2 páry
USB-4 Gen 3 (x1, x2) 20 Gb/s na pár, jeden nebo 2 páry
přičemž některé kombinace marketingové označení mají, některým se v čase změnilo (viz superspeed+), některé ho nemají.
Vzhledem k parametrům kabelu je klíčová generace (5, 10 a 20 Gb/s), vzhledme k max. propustnosti zase kombinace generace a počtu párů.
Za těch 7 let se tedy i dokument "USB Type-C Cable and Connector Specifications" dočkal několika změn, především jak si nové generace USB-3 a USB4 vynucovaly twinaxy a konektory s obstojnými parametry do stále vyšších kmitočtů. Některé elektrické parametry kabelů jsou ve standardu USB-C deklarovány jako normativní, ale existují i parametry, které jsou pouze informativní, a pak je na výrobci, jak se k tomu postaví.
Poslední verze standardu USB-C rozlišuje pouze dva typy kabelů (pomíjím captive provedení): Full-Featured Type-C (16 vodičů + stínění + možná duplikace GND a VBUS) a USB 2.0 Type-C (6 vodičů + stínění). (Kap 3.4: "Two standard USB Type-C cable assemblies are defined and allowed by this specification.") Z výše uvedených historických důvodů tu ale máme kabely s 15 nebo 5 vodiči (bez VCONN), dále kabely s 11 vodiči (chybí druhé páry TX a RX - zařízení ale musí obsluhovat oba páry na zásuvce, takže je jedno, když se zástrčka otočí), s 9 vodiči (chybí SBU), 4 vodiči (osekané USB2.0) atd.
Dále tu máme kabely bez nebo s Emarkem (Electronically Marked Cables), které obsahují speciální čip (nebo dva, pro každý konektor sólo) sedící na vodičích CC a napájený přes VCONN. Aktuálně standard říká, že "All USB Full-Featured Type-C cables shall be electronically marked.". USB 2.0 Type-C kabely Emark mít mohou, ale nemusí. V Emarku je uloženo například max. proud přes VBUS, aktivní/pasivní kabel (viz dále), délka kabelu a typ konektoru na druhé straně, vendor/product ID, specifikace kabelu (USB-3.x Geny,..), podpora AltModu (např. PCIe, DP) aj. Pokud Emark není, musí si zařízení kabel detekovat "osaháním".
No a konečně potom existují pasivní a aktivní kabely (popř. s optickým oddělením). Aktivní kabely obsahují budiče s kondicionéry signálu (repeater) napájené z VCONN nebo VBUS, aby bylo možné dosáhnout propojení na delší vzdálenosti popř. s větší šířkou pásma. Neplést ovšem s Emark. A co říká standard o aktivních kabelech: "Active cables shall support USB PD eMarkers and may support Alternate Modes."
Takže výrobce může udělat krátký pasivní Gen2x2 kabel. Když to nevyjde, bude z něj Gen1x2 a dobře poslouží i v Gen1x1. Pro větší vzdálenosti bude muset sáhnout po lepších vodičích (hlavně twinaxy) nebo udělat aktivní kabel. Na něm pak bude Emark a v něm kromě jiného info o standardech, které zvládá.
Co se vlastní kvality kabelu tyče, je tu i závislost na způsobu provozu na dif. párech. Třeba u DP existuje training phase, kdy se analyzuje charakteristika kanálu (tj. PCB + konektory + kabel) a podle toho se nastavují korekce přenosové trasy. Pokud někdo během přenosu pohybuje s nekvalitním kabelem (otřesy, doprava,...), který potom mění např. zpoždění mezi dif. páry, útlum aj., může dojít ke ztrátě dat, což se ve video streamu projeví fatálně. Staticky tedy může být kabel OK, ale při posunu nebo ohnutí už do další training fáze OK nebude. A třeba v single lane konfiguraci to pojede, v dual ne. Dále například aktivní USB kabely mohou v případě DP paradoxně i uškodit - korektor kanálu nebude schopen nelineární chování kondicionérů/budičů kompenzovat nebo ho to při změně jejich chování rozhodí.

Stran: [1] 2 3 4